Verilog之delay的两种用法(interintra) | 台灣精品獎-歷屆得獎名單
![Verilog之delay的两种用法(interintra)](https://i.imgur.com/DERULla.jpg)
2014年11月15日—verilog语言中有两种延迟方式:inter-delay和intra-delay,关于inter和intra。这两个英文前缀都有“内部,之间”的意思,但又有所不同。inter表达不同 ...
![Verilog之delay的两种用法(interintra)](https://i.imgur.com/DERULla.jpg)
verilog语言中有两种延迟方式:inter-delay和intra-delay,关于inter和intra。这两个英文前缀都有“内部,之间”的意思,但又有所不同。inter表达不同事物之间,intra表达同类事物之间,两者具体的含义请细细体会:)。以阻塞式赋值为例(block assignment):
1.inter-delay的表达式为: #delay-value a=b+c;
先说说阻塞式赋值语句执行的一般过程:
block assignment方程的RHS先估值(evaluation)接着将结果赋值给LHS,就是assignment;简单来说就是先evaluation再assignment。对于阻塞赋值,这两个过程是一气呵成的(当然是在没有intra-delay的情况下),体现了“block”的含义。
回到这句话的含义上来,inter-delay要求赋值语句在执行之前先延迟一个delay-value的仿真时间,然后再执行上述的两个过程,完成一次语句赋值。就是说inter-delay只是将这个赋值方程的执行时间整体延迟了,不会对表达式本身的执行过程产生影响。
2.intra-delay的表达式为:a = # delay-value b+c;
对于intra-delay可以将它理解为是这条语句的一个部分,当这条语句被执行时刻,仿真器以此时刻的b和c的值进行估值,然后等待delay-value的仿真时间,再将值assignment给a。注意:在等待的delay-value这段时间内,b/c的任何变化将是被忽略的,就是说这个赋值方程的LHS在这段时间内不会再估值即使b/c的值有变化!
对于intra-...
3.2 Verilog 时延 | 台灣精品獎-歷屆得獎名單
Delay in Verilog | 台灣精品獎-歷屆得獎名單
fpga | 台灣精品獎-歷屆得獎名單
Verilog (2) – 硬體語言的基礎(作者:陳鍾誠) | 台灣精品獎-歷屆得獎名單
Verilog 3 | 台灣精品獎-歷屆得獎名單
Verilog Delay Control | 台灣精品獎-歷屆得獎名單
Verilog之delay的两种用法(interintra) | 台灣精品獎-歷屆得獎名單
![](https://i.imgur.com/DERULla.jpg)
107 年度台灣精品獎獲獎產品 迴轉氣缸
由「台灣氣立股份有限公司」生產的迴轉氣缸獲得107年度台灣精品獎,以下為此獎項詳細資料整理:得獎產品:迴轉氣缸獎項:精...